基于FPGA的時柵傳感器信息處理系統(tǒng) 摘要：提出一種基于FPGA技術的時柵傳感器信息處區(qū)域光柵 理系統(tǒng)解決方案，該系統(tǒng)通過在單片F(xiàn)PGA上基于NmsⅡ軟核實現(xiàn)整個系統(tǒng)的構建。經過對時柵傳感囂樣機的測試，完成了利用高頻脈沖插補感應信號和參考信號之間相位檢測，實現(xiàn)了高精度、高分辨力測量角位移量。時柵位移傳感器是基于時空轉換思想研制的一種測量位新型傳感器”’，是面向制造業(yè)和國防工業(yè)的精密加工、精試等“高、精、尖”重大裝備和重要關鍵技術。時柵傳感器傳統(tǒng)光柵等柵式傳感器的刻線工藝，利用高頻脈沖插補的實現(xiàn)高分辨率和高精度位移測量。而檢測時柵信息的傳件電路設計方法開發(fā)周期長、難調試，加大了開發(fā)成本，限精度的提高。 為達到高精度、高分辨力測量位移效果，研究了基于SOPC：■信號處理系統(tǒng)。SOP(：技術主要是指面向單片系統(tǒng)專用咆路設計的計算機技術，設計全程包括電路系統(tǒng)描述、硬升、仿真測試、綜合、調試、系統(tǒng)軟件設計，至整個系統(tǒng)的完I由計算機進行“J。SOPC的設計是以IP(Intelleetual proper-n)為基礎，以硬件描述語言為主要設計手段，借助于以計-為平臺的EDA工具進行的。1時柵移傳感器時柵利用特定的精密正交激勵電源，在轉子的正弦繞組和余弦繞組分別施加頻率相同、幅值相同、相位互差90。的交流勵上、下兩層駐波磁場。這兩個駐波磁場分別在定子繞組感應出駐波電勢并合成為時間電勢行波”0。將這個電信號與激勵電源的參考電信號同時輸入時柵信號處理電路進行處理，得到反映轉子角位移的時間差。將時問差與時空轉換因子相乘得到轉子轉動的角位移，轉換成相應的數(shù)據(jù)格式，并經顯示電路顯示。2時柵位移傳感器信號的預處理 信號預處理模塊主要包括前置放大電路、濾波電路和波形轉換電路。前置放大電路將感應電信號放大，避免信號在傳輸過程中受到干擾。濾波電路濾除干擾信號，使信號純凈。波形轉換電路將正弦信號轉換成便于時間測量的方波。2．1前置放大電路 時柵傳感器的定子繞組感應的電信號一般在幾十mV，而溫度的變化造成元器件參數(shù)發(fā)生變化，包括電源的波動、電阻、電容、電感等阻抗的變化等，這些都將造成電壓、電流的漂移。因此采用AD707組成高穩(wěn)定度、高精度儀表放大器對感應信號放大。2．2濾波電路 根據(jù)試驗可知，信號放大后仍存在高頻干擾成分，因此采用低通濾波器濾除信號中的高頻成分。感應信號的頻率與激勵源的信號頻率相同．濾波器的截l止頻率由相應電容電阻設置。2．3信號變換電路 時柵通過檢測2路信號正向過零點時問差來實現(xiàn)對空間角位移的測量，為實現(xiàn)高頻脈沖插補便于計數(shù)以提高測量精度和分辨率”’。需將經過非線性放大得到的梯形波輸入過零檢測器ZCD(zem Chasing Detector)整形成方波，再經光電隔離后送人數(shù)字電路處理。3基于SOPC的信號鑒相系統(tǒng)的設計 FPGA芯片選用Cy(：lone系列器件。其中CPlJ選用NiosⅡ軟核處理器開發(fā)，硬件平臺關鍵模塊采用EDA軟件Ou叫usIIV9．O完成設計，采用VHDL和原理圖輸入相結合的方法進行設計，最后通過USB Blaster下載電纜對FPGA進行在線編程。3．1 NiosⅡ嵌入式Avalon總線 NiosⅡ軟核處理器具有可定制特性、系統(tǒng)性能可配置性和延長產品生存周期等特性。其中Avalon總線可多路數(shù)據(jù)同時處理，實現(xiàn)無與倫比的系統(tǒng)吞吐量，很大程度提高了系統(tǒng)性能”’。Avalon總線是一種用于連接NIOS處理器與片內、片外外設的總線結構，Avalon總線本身是一個數(shù)字邏輯系統(tǒng)，在實現(xiàn)“信號線匯接”這一傳統(tǒng)總線功能的同時，增加了許多內部功能模塊，如：從端仲裁模式、多主端工作方式、延時數(shù)據(jù)傳輸?shù)取?Avalon總線架構采用交換式架構，各個主機均有獨立的總線，總線主機只需搶占共享從機，而不是搶占總線，某一時刻可以多個主機與多個從機交換數(shù)據(jù)。Avalon總線在SOPC Builder中添加外設后會自動生成，并且會隨著外設的添加和刪減而自動調整，最終的Avalon總線結構是針對外設配置而生成的一個最佳結構。3．2時柵信號相位檢測原理 槽型開關時柵采用32對極結構，因此需要對信號進行32分頻，才能使測得的時間差與空間角位移一一對應。感應信號和參考信號分別從MS_lN和ssjN端輸人CPLln，采樣信號INT0—0uT由定測頭信號SS_lN經32分頻后反相得到，在脈沖下降沿觸發(fā)Niosll軟核處理器中斷后采集數(shù)據(jù)，脈沖前沿觸發(fā)電路用于獲取代表動、定測頭信號正向過零點時問差的方波信號。 時間差和周期信號的插補功能。高頻時鐘脈沖由Ahera提供的PLL(鎖相環(huán))模塊倍頻得到。插入的高頻脈沖個數(shù)分別由3路計數(shù)器進行計數(shù)，得到的值分別代表動、定測頭信號正向過零點時間差△r和2個用于計算信號周期的值f采集到△r和r后．計算當前測量到的角位移大小(單位：角秒)的公式為：日為角位移；”為測頭轉速；△r為時間差；曠為角位移總量；r為信號周期。 最后將位移測量值通過對外圍器件MAX7219譯碼模式寄存器編程可控制各位為BcD碼顯示，顯示是片內動態(tài)掃描模式，通過編程可控制數(shù)碼管亮度。3．3系統(tǒng)軟件設計通過NoisⅡ軟件完成相關軟件的設計，為實現(xiàn)參考信號和感應信號的周期和相位的檢測，計算周期的信號一路由參考信號SSjN經32分頻后，再2分頻得到，另外一路則需再加一個反相器。采用上述2路信號，以保證每次采樣均能采集到正確的r另由采樣信號和高頻時鐘信號合成一個鎖存信號．在采樣信號到來的同時將△r值鎖存，后立即產生一個復位信號，將△r計數(shù)器清零，為下一次采樣做準備，以滿足采樣的實時性要求”。